Lógica De Resistor-Transistor (RTL)
Considere el circuito más básico del transistor, tal como el que está mostrado. Aplicaremos solamente uno de dos voltajes a la entrada de información I: 0 voltios (lógica 0) o +5 voltios (lógica 1). Asumiremos un transistor ordinario de NPN tal como un 2N4124 -- alto aumento actual de C.C., un voltaje delantero de la emisor-base de 0,65 voltios, y un voltaje de la saturación del colector-emisor no más arriba que 0,3 voltios.
uando el voltaje de entrada de información es cero voltios (realmente, cualquier cosa bajo 0,5 voltios),no hay ninguna polarización hacia adelante a la ensambladura de la emisor-base, y el transistor no conduce. Por lo tanto ninguna corriente atraviesa el resistor del colector 1K, y el voltaje de la salida es +5 voltios. Por lo tanto, una lógica 0 en la entrada resulta en una lógica 1 al salir.
Cuando el voltaje de entrada de información es +5 voltios, la ensambladura de la emisor-base del transistor será polarizada hacia adelante claramente. Para los que como las matemáticas, nosotros asumirán un circuito de salida similar conectado con esta entrada de información. Así, tendremos un voltaje de 5 - 0,65 = 4,35 voltios aplicados a través de una combinación de la serie de un resistor de la salida 1K y de un resistor de entrada de información 15K. Esto nos da una corriente de la base de 4.35v / 16.000 ohms= 0,000271875 amperios = 0,27 mA. Si se asume que un aumento actual de la C.C. adelante de 300 para el transistor, esta corriente baja utilizará un máximo de la corriente de colector de 81,5 mA. Sin embargo, si caemos todos si no hay 0,3 voltios a través del resistor del colector 1K, llevará 4.7/1K = 4,7 mA. Por lo tanto este transistor de hecho se satura completamente; se gira tan duro como puede ser.
Con una lógica 1 en la entrada, este circuito produce una lógica 0 en la salida . Hemos visto ya que una lógica 0 entrada producirá una lógica 1 hecha salir. Por lo tanto, esto es un circuito básico del inversor.
Como podemos ver de los cálculos antedichos, la cantidad de corriente proporcionó a la base del transistor es lejano más que necesario conducir el transistor en la saturación. Por lo tanto, tenemos la posibilidad de usar uno hecho salir para conducir las entradas de información múltiples de otras puertas, y del tener puertas con los resistores de entrada de información múltiples. Tal circuito se muestra a la derecha.
En este circuito, tenemos cuatro resistores de entrada de información. Levantar entrado a +5 voltios será suficiente girar el transistor, y la aplicación de entradas de información de la lógica adicional 1 (+5 voltios) realmente no tendrá ningún efecto apreciable en el voltaje de la salida. Recuerde que el voltaje de polarización hacia adelante en la base del transistor no excederá 0,65 voltios, así que la corriente a través de un resistor de entrada de información puesto a tierra no se excederá 0.65v/15K = 0,04333 mA. Esto provee de nosotros un límite práctico en el número de los resistores de entrada de información permisibles a un solo transistor, pero no causa ningunos problemas serios.
El circuito mostrado aquí es una puerta de NOR/OR. Es decir, la puerta básica es la compuerta NOR.
La disipación de potencia de la compuerta RTL es alrededor de 12 mW y el retardo de propagación promedia 25ns.
Lógica Diodo-Transistor (DTL)
El problema básico con compuertas DL es que ellos deterioran el signo lógico rápidamente. Sin embargo, ellos trabajan para una fase en un momento, si el signo se re-amplifica entre las compuertas. Lógica del diodo-transistor (DTL) logra esa meta.
La ventaja de este circuito encima de su RTL equivalente es que la lógica de OR habida realizada por los diodos, no son resistencias. No hay ninguna interacción por consiguiente entre las entradas diferentes, y cualquier número de diodos puede usarse. Una desventaja de este circuito es la resistencia de la entrada al transistor. Su presencia tiende a reducir la velocidad el circuito y limita la velocidad en la que el transistor está cambiar estados así.
El circuito básico de la familia lógica digital DTL es la compuerta AND. Cada entrada esta asociada con un diodo. Los diodos y el resistor 56 ohms forman una compuerta AND. El transistor sirve como un amplificador de corriente en tanto que invierte la señal digital. Los dos niveles de voltaje son 0.2 v para el nivel bajo y entre 4 y 5 v para el nivel alto.
Si cualquier entrada de la compuerta es baja en .2 V, la entrada correspondiente al diodo conduce corriente a través de Vcc y el resistor de 56 ohms en el nodo de la entrada. El voltaje en el punto P es igual al voltaje entrada de 0.2 V mas una caída de diodo de 0.7 V, para un total 0.9 V. Con objeto de que el transistor inicie la conducción, el voltaje en el punto P debe sobre pasar un potencial de caída VBE en Q1 mas dos caídas de diodo a través de D1 y D2. o 3x0.6=1.8 V. Ya que todas las entradas son altas en 5 V y VP =2.1 V, los diodos de entrada tienen bias en reversa y se apagan. La corriente de base es igual a la diferencia de las corrientes que fluyen en los dos resistores de 56 ohms y es suficiente para impulsar al transistor hasta saturación. Con el esta saturación la salida cae a VCE de 0.2 V, que es el nivel mas bajo para la compuerta.
Compuerta DTL básica NAND
La disipación de potencia de una compuerta DTL es aproximadamente 12 mW y el retardo de propagación promedia 30 ns. El margen de ruido es de alrededor de 1 V y es posible un abanico de salida tan alto como 8. El abanico de salida de la compuerta DTL esta limitado con la corriente máxima que puede fluir en el colector del transistor saturado.
Lógica De Transistor-Transistor
Los dispositivos de TTL hacen uso de transistores bipolares. Los rasgos distinguiendo principales de la familia de TTL básica son que ellos exigen una barra de poder que es muy cerca de +5V, y ellos acostumbran una cantidad relativamente alta de corriente a manejar su lógica nivela (debajo de 1V para un ‘lógico 0 ' o ‘' bajo, y anteriormente aproximadamente 3.5V para un ‘lógico 1 ' o ‘' alto).
Una característica particular de signos de TTL es que las entradas a una compuerta “el flotador alto”—es decir el levantamiento a un ‘lógico 1 '—si izquierdo inconexo. Esto significa que el requisito principal por manejar una entrada de TTL es a “tire abajo” el nivel para acercarse a 0V. Esto toma unos milliamps típicamente por la entrada. Esto normalmente es descrito diciendo que un TTL la fuente señalada tiene que ser capaz a “sink” una corriente relativamente grande. Típicamente, las compuertas de TTL toman alrededor de 10-20 nanosegundos para cambiar nivel. De nosotros enlatamos reloj de ‘' TTL y pedazos del paso a través de las compuertas a las proporciones a a alrededor de 50MHz con tal de que los circuitos se diseñan cuidadosamente. Con cuidado, velocidades que se acercan 100MHz son posibles, pero para el funcionamiento de velocidad alto otras formas de lógica pueden trabajar mejor.
Las muchas compuertas de TTL están disponibles. Las ilustraciones debajo de la muestra simplemente unos del más simple.
Como con otros tipos de circuitos integrados hay muchas variaciones en la familia de TTL básica. Las astillas originales tienen números gustar “SN74xx”, donde el xx es el número de la parte. En general, la serie más útil es la SN74LSxx familia. Éstos consumen mucho menos corriente que TTL básico y de es más fácil en el suministro de poder. El ‘L ' en el título está de pie para “el poder bajo”, y el ‘S ' está de pie para “Schottky”—los tipos de diodo usaron dentro de las compuertas para ayudarles a correr rápidamente sin usar mucha corriente. (Los diodos previenen los transistores dentro de la astilla de ‘que satura ' cuando encendió y gastando muchos corriente.)
Propiedades básicas de algunas Familias de TTL.
|
|
74 family
|
74LS family
|
54 family
|
|
Supply Voltage
|
+5V (+/- 0.5V)
|
+5V (+/- 0.5V)
|
+5V (+/- 0.25V)
|
|
‘1’ Level Output Current
|
0.4mA
|
0.4mA
|
0.4mA
|
|
‘0’ Level Ouput Current
|
16mA
|
8mA
|
16mA
|
|
‘1’ Level Input Voltage (min)
|
2V
|
2V
|
2V
|
|
‘0’ Level Input Voltage (max)
|
0.8V
|
0.8V
|
0.8V
|
|
‘1’ Level Input Current
|
0.04mA
|
0.05mA
|
0.04mA
|
|
‘0’ Level Input Current
|
1.6mA
|
0.4mA
|
1.6mA
|
Comparando el anteriormente nosotros podemos ver que la diferencia principal entre las 74 y 74LS familias es que nosotros tenemos que tirar (es decir ‘hunden ') alrededor de 1.6mA fuera de una 74 entrada para sujetarlo a una lógica ‘0 ', pero nosotros sólo tenemos que sacar 0.4mA de un 74LS sujetarlo. En general, nosotros podemos esperar una compuerta de LS para consumir alrededor de un cuarto el power/current de una llanura 74 compuerta del mismo tipo. De las compuertas de LS son una opción buena si nosotros estamos usando una batería o queremos ahorrar en el costo de suministro de poder.
De la mesa no es obvio por qué cualquiera escogería a la 54 familia relacionada cuando parece mucho igual que el 74 uno. Sin embargo, se construyen compuertas 54 para operar encima de un rango de temperatura muy ancho (-55 Celsius a +125 Celsius) que los 74/74LS (0 a 70 Celsius). De la familia 54 es mejor si nosotros tenemos que construir circuitos para ‘los ambientes de ' extremos.
TTL todavía se usa mucho cuando construyendo ‘uno fuera de los ' lógica circuitos como las compuertas son baratas y bastante robustos (es decir no es probable que usted los dañe al construir el circuito!). Sin embargo, la balanza grande más moderna los sistemas comerciales y industriales usan lógica de CMOS cuando es cheaper/better para los sistemas integrados. ¡La desventaja principal de CMOS es que es sensible a la estática, se puede destruir fácil la lógica de CMOS simplemente sacándolo descuidadamente de su paquete!!
Lógica De Emisor-acoplado (ECL)
La lógica de Emisor-acoplado se basa en el uso de un amplificador diferenciado multi-input de amplificar y de combinar las señales digital, y los seguidores del emisor de ajustar los niveles voltaicos de C.C.. Consecuentemente, ningunos de los transistores en la puerta incorporan siempre la saturación, ni consiguen siempre dada vuelta totalmente apagado. Los transistores permanecen enteramente dentro de sus regiones de funcionamiento activas siempre. Consecuentemente, los transistores no tienen un rato de almacenaje de la carga de afirmar con, y pueden cambiar estados mucho más rápidamente. Así, la ventaja principal de este tipo de puerta de la lógica es extremadamente de alta velocidad.
El diagrama esquemático mostrado aquí se toma de Motorola 1000/10.000 serie de dispositivos de MECL. Este circuito determinado está de una puerta de 4-input OR/NOR. Los voltajes estándares para este circuito son -5,2 voltios (V EE ) y las entradas de información inusitadas de la tierra ( V centímetro cúbico). están conectadas con V EE . El circuito diagonal en el derecho, consistiendo en un transistor y sus diodos y resistores asociados, puede manejar cualquier número de puertas en un solo conjunto del IC. ICs típicos incluyen 4-input dual, 3-input triple, y las puertas del cuadrángulo 2-input. En cada caso, las puertas ellos mismos diferencian solamente en cuántos transistores de la entrada de información tienen. Un solo circuito diagonal sirve todas las puertas.
En la operación, un ouput lógico cambia el estado por solamente 0,85 voltios, de un punto bajo de -1,60 voltios a un colmo de -0,75 voltios. El circuito diagonal interno provee un voltaje fijo de -1,175 voltios al transistor diagonal en el amplificador diferenciado. Si todas las entradas de información están en -1,6 voltios (o atado a V EE ), los transistores de la entrada de información todos estarán apagados (des.), y solamente el transistor diferenciado interno conducirá la corriente. Esto reduce el voltaje bajo del O del transistor de la salida, bajando su voltaje de la salida a -1,60 voltios. En el mismo tiempo, no hay transistores de la entrada de información el afectar NI hacen salir la base del transistor, así que su salida se levanta a -0,75 voltios. Éste es simplemente el voltaje de la emisor-base, V ESTÉ , del transistor sí mismo. (todos los transistores son semejantes dentro del IC, y se diseñan hacer que un V ESTÉ de 0,75 voltios.)
Cuando cualquier entrada de información se levanta a -0,75 voltios, esa corriente del emisor de los sifones del transistor lejos del transistor diferenciado interno, haciendo las salidas cambiar estados.
Los cambios del voltaje en este tipo de circuito son pequeños, y son dictados por el V ESTÉN de los transistores implicados cuando están encendido. De mayor importancia para la operación del circuito es la cantidad de corriente que atraviesa los varios transistores, más bien que los voltajes exactos implicados. Por consiguiente, la lógica de emisor-acoplador también se conoce como lógica de modo actual (CML). Esto nos conduce a una desventaja importante de este tipo de puerta: traza la corriente mucha de la fuente de alimentación, y por lo tanto tiende para disipar una cantidad significativa de calor.
Para reducir al mínimo este problema, algunos dispositivos tales como contadores de la frecuencia utilizan un contador de década del ECL en el extremo de la entrada de información del trazado de circuito, seguido por TTL o los altos contadores de la velocidad Cmos en las posiciones de dígito posteriores. Esto pone el IC rápido, costoso donde se requiere absolutamente, y permite que utilicemos un ICs más barato en localizaciones donde nunca estará en ese colmo a la frecuencia la señal
El retardo de propagación de la compuerta ECL es 2 ns, y la disipación de potencia, es de 25 mW. Esto da un producto de velocidad-potencia de 50, el margen de ruido es cerca de 0.3 v y no es tan bueno como la compuerta TTL.
Lógica Del Cmos
La lógica del Cmos es una nueva tecnología, basada en el uso de los transistores complementarios del MOS de realizar funciones de la lógica con casi ningún actual requerido. Esto hace estas puertas muy útiles en aplicaciones con pilas. El hecho de que trabajarán con los voltajes de fuente de hasta sólo 3 voltios y tan arriba como 15 voltios son también muy provechosos.
Las puertas todas del Cmos se basan en el circuito fundamental del inversor mostrado. Observe que ambos transistores son el realce-modo MOSFETs; un N-canal con su fuente puesto a tierra, y un P-canal con su fuente conectada con +V. sus puertas están conectados juntos para formar la entrada de información, y sus drenes están conectados juntos para formar la salida.
Los dos MOSFETs se diseñan para tener características que son complementarios el uno al otro. Cuando esta apagado, su resistencia es con eficacia infinita; cuando encendido, su resistencia del canal está sobre 200 ohms. Puesto que la puerta es esencialmente un circuito abierto que no traza ninguna corriente, y el voltaje de la salida será igual o a molido o al voltaje de la fuente de alimentación, dependiendo de el cual el transistor está conduciendo.
Cuando se pone a tierra la entrada de información A (logic 0), el MOSFET del N-canal es imparcial, y por lo tanto no tiene ningún canal realzado dentro de sí mismo. Es un circuito abierto, y por lo tanto sale de la línea de salida desconectada de la tierra. En el mismo tiempo, se polariza hacia adelante el MOSFET del P-canal, así que tiene un canal realzado dentro de sí mismo. Este canal tiene una resistencia alrededor de 200 ohms, conectando la línea de salida con la fuente de +V. Esto tira de la salida hasta +V (logic 1).
Cuando la entrada de información A está en +V (logic 1), el MOSFET del P-canal está apagado (des.) y el MOSFET del N-canal encendido, así está tirando de la salida abajo a la tierra (logic 0). Así, este circuito realiza correctamente la inversión de la lógica, y en el mismo tiempo proporciona a activo tiran -para arriba y pull-down, según el estado de la salida.
Este concepto se puede ampliar en las estructuras NI y del NAND combinando los inversores en parcialmente una serie, estructura parcialmente paralela. El circuito mostrado abajo es un ejemplo práctico de un Cmos 2-input NI puerta.
En este circuito, si ambas entradas de información son bajas, el P-canal MOSFETs será girado, así proporcionando a una conexión a +V. ambo el N-canal MOSFETs estará apagado (des.), tan allí no será ninguna conexión de tierra. Sin embargo, si pasa a ALTO cualquier entrada de información, ese MOSFET del P-canal dará vuelta apagado y desconectará a la salida de +V, mientras que ese MOSFET del N-canal se girará, así poniendo a tierra la salida.
La estructura se puede invertir, según lo mostrado a la izquierda. Aquí tenemos una puerta de la dos-entrada de información NAND, donde un logic 0 en cualquier entrada de información forzará para hacer salir a logic 1, pero toma ambas entradas de información en logic 1 para permitir que la salida vaya a logic 0.
Esta estructura es menos limitada que sería el equivalente bipolar, pero todavía hay algunos límites prácticos. Uno de éstos es la resistencia combinada del MOSFETs en series. Consecuentemente, los postes del totem del Cmos no se hacen más de cuatro entradas de información altas. Las puertas con más de cuatro entradas de información se construyen como las estructuras de conexión en cascada más bien que solas estructuras. Sin embargo, la lógica sigue siendo válida.
Incluso con este límite, la estructura del poste del totem todavía causa algunos problemas en ciertas aplicaciones. Tire -para arriba y las resistencias pull-down en la salida nunca son iguales, y pueden cambiar perceptiblemente que las entradas de información cambian el estado, incluso si la salida no cambia estados de la lógica. El resultado es tiempos desiguales e imprevisibles de la subida y de la caída para la señal de salida. Este problema fue tratado, y solucionado con las puertas protegido, o de la B- serie Cmos.
La técnica aquí es seguir la puerta real del NAND con un par de inversores. Así, la salida será conducida siempre por un solo transistor, P-canal o N-canal. Puesto que están según lo correspondido con de cerca como posible, la resistencia de salida de la puerta será siempre igual, y el comportamiento de la señal es por lo tanto más fiable.
Uno de los problemas principales con las puertas del Cmos es su velocidad. No pueden funcionar muy rápidamente, debido a su capacitancia inherente de la entrada de información. los dispositivos de la B-serie ayudan a superar estas limitaciones a un cierto fragmento, proporcionando a la corriente de salida uniforme, y cambiando la salida indica más rápidamente, incluso si las señales de entrada de información están cambiando más lentamente.
Observe que no hemos entrado todos los detalles de la construcción de la puerta del Cmos aquí. Por ejemplo, para evitar el daño causado por electricidad estática, diversos fabricantes desarrollaron un número de circuitos de la protección de la entrada de información, para prevenir voltajes de entrada de información de convertirse demasiado arriba. Sin embargo, estos circuitos de la protección no afectan el comportamiento lógico de las puertas, así que no entraremos los detalles aquí.
Familia LVDS
El diferencial de la baja tensión que señala (LVDS) es una nueva tecnología que trata las necesidades de las aplicaciones de hoy de la transmisión de datos del alto rendimiento. También se diseña para resolver las necesidades de las aplicaciones futuras puesto que la fuente de alimentación puede ser tan baja como 2v. Esta tecnología se basa en el estándar de interfaz de ANSI/TIA/EIA-644 LVDS.
La tecnología de LVDS ofrece una señal diferenciada de la baja tensión de 330mV (máximo del abd 450mV de 250mV minuto) y de los tiempos rápidos de la transición. Esto permite que los productos traten las altas tarifas de datos que se extienden a partir de Mbps del 100 a mayor de 1 Gbps. Además, el oscilación de la baja tensión reduce al mínimo la disipación de la potencia mientras que proporciona a las ventajas de la transmisión diferenciada.
La tecnología de LVDS se utiliza en dispositivos del programa piloto de línea simple y de la capa física del receptor así como chipsets más complejos de la comunicación del interfaz. Los chipsets de la conexión del canal multiplexan y demultiplex líneas de señales lentas de la TTL para proporcionar a un estrecho, velocidad, interfaz bajo de la potencia LVDS. Estos chipsets proporcionan a ahorros dramáticos de los sistemas en costes del cable y del conector, tan bien como una reducción en la cantidad de espacio físico requerida para la huella del conector.
Las soluciones de LVDS proveen de diseñadores un nuevo alternativa a solucionar problemas de alta velocidad del interfaz de la entrada-salida. LVDS entrega los milivatios de los Megabites para las aplicaciones hambrientas de la transmisión de datos de la anchura de banda de hoy y de mañana.
Megabus Lvds (Blvds)
El megabus LVDS (BLVDS) es una familia nueva de los circuitos de interfaz de megabus basados en tecnología de LVDS que trata específicamente aplicaciones de múltiples puntos del cable o de la placa madre. Diferencia de LVDS estándar en proporcionar a la corriente de mecanismo impulsor creciente para manejar los fines dobles que se requieren en aplicaciones de múltiples puntos.
BLVDS ofrece una señal diferenciada de la baja tensión de aproximadamente. 250mV y tiempos rápidos de la transición. Esto permite que los productos traten las altas tarifas de datos que se extienden de 100'sMbps a 1Gbps. excedente además, el oscilación de la baja tensión reduce al mínimo la disipación de la potencia y la generación de ruido. El esquema diferenciado de la transmisión de datos proporciona a un rango común y a una inserción viva (enchufe caliente) del modo de +/-1V de dispositivos en un megabus activo.
Los productos de BLVDS se ofrecen en dos categorías que proporcionan a los dispositivos optimizados del interfaz para todas las configuraciones de megabus. Las dos familias son:
- Programas pilotos y receptores de línea
- Serializer/Deserializer Chipsets
El megabus LVDS trata muchos de los desafíos hechos frente en un alto diseño del megabus de la velocidad. BLVDS elimina la necesidad de un fin especial tira -para arriba del carril. Elimina la necesidad de dispositivos activos del fin, utiliza la fuente de alimentación común cerca con barandilla (3.3V o 5V), emplea un esquema simple del fin, reduce al mínimo la disipación de la potencia en los dispositivos del interfaz, genera poco ruido, las ayudas viven inserción de tarjetas y los mecanismos impulsores cargaron pesadamente los megabuses de múltiples puntos en Mbps de 100! Los productos del megabus LVDS proveen de diseñadores los nuevos alternativas para solucionar probelms de múltiples puntos del interfaz de megabus de la alta velocidad
Familias lógicas del TI
· ABT
Advanced BiCMOS Technology (Tecnología Avanzada De BiCMOS)
mecanismo impulsor de alta velocidad, alto, 5 V VCC
La familia del megabus-interfaz de ABT es manufacturada con un proceso de 0,8 micrones BiCMOS y proporciona al alto mecanismo impulsor hasta 64 mA y retardos de la propagación debajo del rango de 5 ns, mientras que mantiene el consumo de energía muy bajo. Los productos de ABT se satisfacen bien para las aplicaciones de la vivir-inserción con un I de la especificación de 0,1 mA. Para reducir efectos de la transmisión-línea, la familia de ABT tiene opciones serie-series-damping del resistor. Además, hay las piezas especiales de ABT que proporcionan al mecanismo impulsor extremadamente de gran intensidad (180 mA) para transmitir abajo a las líneas de la transmisión de 25 ohmios. Las funciones avanzadas del megabus, tales como transmisores-receptores universales del megabus (UBT) emulan una variedad amplia de funciones del megabus-interfaz. Las opciones de la multiplexación para la interpolación y el megabus de la memoria upsizing o downsizing también se proporcionan. Además, los dispositivos de Widebus tienen megabus-sostienen el trazado de circuito en las entradas de información para eliminar la necesidad de los resistores externos del pullup para flotar entradas de información.
- ABTE/ETL
Advanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnología Avanzada De BiCMOS / Realzó Lógica Del Transmisor-receptor )
mecanismo impulsor de alta velocidad, alto, 5 V VCC
ABTE tiene márgenes más anchos del ruido y es al revés compatible con lógica existente de la TTL. Los dispositivos de ABTE utilizan la especificación de VME64-ETL con tolerancias apretadas el tiempos de la posición oblicua y de la transición. ABTE es manufacturado con un proceso de 0,8 micrones BiCMOS proporcionando al alto mecanismo impulsor hasta 90 mA. Otras características incluyen un contacto diagonal y los resistores internos del pullup en los contactos del control para el máximo viven protección de la inserción. Megabus-sostenga el trazado de circuito elimina los resistores externos del pullup en las entradas de información y los resistores serie-series-damping en las salidas para humedecer reflexiones.
- AC/ACT
Advanced CMOS Logic (Lógica Avanzada Del Cmos)
velocidad media, mecanismo impulsor medio, 5 V VCC
La familia del ACL de dispositivos se fabrica en 1 µm Cmos y tiene más de 70 funciones incluyendo las puertas, los flip-flop, los programas pilotos, los contadores, y los transmisores-receptores. La familia del ACL es una familia confiable, de baja potencia de la lógica con 24 mecanismos impulsores de la salida de mA. Se incluyen en la familia los productos estándares del extremo-contacto y el centro-contacto VCC y los productos de la configuración de la tierra con el salida-borde controlan el trazado de circuito (OEC). El trazado de circuito de OEC, disponible solamente con los productos del centro-contacto, ayuda a reducir el ruido simultáneo de la conmutación asociado a alta lógica de la velocidad. Se incluyen en los productos del centro-contacto 16 -, 18 -, y las funciones del megabus-interfaz 20-bit. Los dispositivos de la CA ofrecen entradas de información de MCOcS-compatible y los dispositivos del ACTO ofrecen entradas de información de TTL-compatible.
- AHC/AHCT
Advanced High-Speed CMOS Logic (Lógica De alta velocidad Avanzada Del Cmos)
velocidad media, mecanismo impulsor bajo, 5 V VCC
La familia de la lógica de AHC/AHCT proporciona a una migración natural para los utilizadores de HCMOS que necesitan más velocidad para de baja potencia, de poco ruido, y bajo-conducen aplicaciones. La familia de la lógica de AHC consiste en las puertas básicas, los circuitos integrados a escala media, y las funciones octales fabricadas usando el proceso de EPIC1-S que produce alto rendimiento en el bajo costo. Las características de funcionamiento de la familia de AHC son:
Velocidad
Con retardos típicos de la propagación de 5,2 ns (octals), que es cerca de tres veces más rápidamente que los dispositivos de HC, los dispositivos de AHC son la solución rápida y reservada para la operación de la alto-velocidad.
Ruido bajo
La familia de AHC permite que los diseñadores combinen las características de poco ruido de los dispositivos de HCMOS con los niveles de funcionamiento de hoy sin los problemas de overshoot/undershoot típicos de alto-conduce los dispositivos requeridos generalmente para conseguir velocidades de AHC.
Potencia baja
La familia de AHC, usando tecnología del Cmos, exhibe el consumo de energía bajo (corriente estática máxima, mitad de 40 µA el de HCMOS).
Mecanismo impulsor
Salida-conduzca la corriente es ±8 mA en 5 V VCC y ±4 mA en 3,3 V VCC.
- ALB
Advanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS)
mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
La familia especial-diseñada de la ALB de 3,3 V utiliza las 0,6 tecnologías del µm BiCMOS para las funciones del megabus-interfaz. Además, la ALB proporciona al mecanismo impulsor de 25 mA en 3,3 V de retardos máximos de la propagación de 2,2 ns. Las entradas de información tienen afianzar diodos con abrazadera para eliminar llegan más allá y aterrizaje corto.
- ALS
Advanced Low-Power Schottky Logic (Lógica Avanzada De Low-Power Schottky)
velocidad baja, alto mecanismo impulsor, 5 V VCC
La familia de ALS proporciona a un espectro completo concluido de 130 funciones bipolares de la lógica. Esta familia, combinada con la familia AS, puede ser utilizada para optimizar sistemas con el presupuesto del funcionamiento. Usando AS en caminos speed-critical y ALS donde está menos crítica la velocidad, los diseñadores pueden optimizar funcionamiento de la velocidad y de la potencia. La familia de ALS incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores.
- AS
Advanced Schottky Logic (Lógica Avanzada De Schottky)
velocidad media, alto mecanismo impulsor, 5 V VCC
Mientras que la familia de la lógica bipolar de alto rendimiento incluye concluido 90 funciones que ofrezcan altas capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS, puede ser utilizada para optimizar velocidad y potencia del sistema con el presupuesto del funcionamiento. Usando AS en caminos velocidad-críticos y ALS donde está menos crítica la velocidad, los diseñadores pueden optimizar funcionamiento de la velocidad y de la potencia. AS la familia incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisores-receptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del reloj, los ficheros del registro, y los multiplexores.
- ALVC
Advanced Low-Voltage CMOS Technology (Tecnología Avanzada De Low-Voltage Cmos )
velocidad, mecanismo impulsor medio, 3,3 V VCC
ALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos especialmente diseñados 3-V se procesan en 0,6 tecnologías del µm Cmos, dando los retardos típicos menos de 3 ns de la propagación junto con mecanismo impulsor actual de 24 mA y del consumo de energía estático de 40 µA para las funciones del megabus-interfaz. Los dispositivos de ALVC tienen megabus-sostienen las células en entradas de información para eliminar la necesidad de los resistores externos del pullup para flotar entradas de información. La familia también incluye las funciones innovadoras para la interpolación de la memoria, multiplexando, e interconectando a DRAMs síncrono.
- ALVT
Advanced Low-Voltage BiCMOS Technology (Tecnología Avanzada De Low-Voltage BiCMOS )
mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
ALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. Éstos diseñaron especialmente 5-V tolerante, productos 3.3-V utilizan las 0,6 µm tecnologías del BiCMOS para las funciones del megabus-interfaz. ALVT proporciona al funcionamiento superior, entregando 2,4 retardos de la propagación del ns, el mecanismo impulsor actual de 64 mA, y el consumo de energía estático de 90 µA. Los dispositivos de ALVT tienen megabus-sostienen las células en entradas de información para eliminar la necesidad de los resistores externos del pullup para flotar entradas de información. La familia de ALVT también proporciona a características innovadoras, tales como resistores serie-series-damping para reducir efectos de la transmisión-línea, y a 3-state de ciclo inicial para eliminar el cargamento megabus-actual. Los productos de ALVT también se satisfacen bien para las aplicaciones de la vivir-inserción con un I apagado de 0,1 mA. Mirando al futuro, especifican a la familia de ALVT ya para la operación 2.5-V.
- BCT
BiCMOS Bus-Interface Technology (Tecnología De BiCMOS Bus-Interface)
mecanismo impulsor de alta velocidad, alto, 5 V VCC
BCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisores-receptores, y los transmisores-receptores registrados. Diseñado específicamente para las aplicaciones del megabus-interfaz, BCT ofrece la entrada-salida de la TTL con el alto mecanismo impulsor de las velocidades, de la salida 64-mA, y potencia muy baja en el modo lisiado. Una familia de rápido, alto-conduce funciones del megabus-interfaz que proporcione a incidente-agite la conmutación requerida por aplicaciones grandes de la placa madre se ha incorporado en el ofrecimiento de BCT. Diseñado específicamente asegurarse incidente-agite cambiar abajo a 25 ohmios, los dispositivos en la familia del programa piloto de la bajo-impedancia de BiCMOS pueden maximizar la velocidad y la confiabilidad de sistemas pesadamente cargados. Cada dispositivo en esta serie entrega 188 mA de la corriente de mecanismo impulsor de I OL. También en nuestra familia de BCT incluyen a una serie de programas pilotos de la memoria. Estos dispositivos incorporan un resistor serie-series-damping para reducir llegan más allá y el aterrizaje corto que puede ocurrir en aplicaciones memoria-memory-driving.
- 64BCT
64-Series BiCMOS Technology (tecnología de 64-Series BiCMOS)
mecanismo impulsor de alta velocidad, alto, 5 V VCC
La familia 64BCT ofrece todas las características encontradas en familia estándar de TÍs BCT. Además, especifican de -40°C a 85°C e incorpora a la familia el trazado de circuito para proteger el dispositivo en aplicaciones de la live-insertion.
- BTA
Bus-Termination Arrays (Matrices De Bus-Termination)
La familia de BTA del TI ofrece un space-saving, eficiente, y la solución eficaz a los requisitos del bus-termination. En sistemas digitales de la alta velocidad con las líneas largas de la transmisión, las ondas de reflejo en la línea pueden causar los aterrizajes cortos del voltaje y llegan más allá que conducen al mal funcionamiento de la entrada manejada. Un BTA es una serie de diodos que las alertas un signo en un Bus o cualquier otro rastro señalado que usa lógica de alta frecuencia elimina, rebasa problemas del undershoot.
· CBT
Crossbar Technology
Interfaces de bus de velocidad altas
En el mercado de la informática de hoy, el poder y velocidad son dos de las preocupaciones principales. CBT puede dirigirse los dos de estos problemas en aplicaciones de la bus-interface. CBT permite a un dispositivo de la bus-interface funcione como un mismo interruptor del bus rápido y aisla buses eficazmente cuando el interruptor está cerrado y ofreciendo retraso de la propagación muy pequeño cuando el interruptor está abierto. Estos dispositivos pueden funcionar como bus de gran velocidad une entre los componentes del computadora-sistema como la unidad del proceso central (CPU) y memoria. También pueden usarse dispositivos de CBT como 5-V a 3.3-V traductores y pueden permitirse diseñadores para mezclar 5-V o 3.3-V componentes en el mismo sistema.
· CDC
Clock-Distribution Circuits (Circuitos reloj-distribución)
Los CDCs de TI proporcionan principio de circuitería de reloj-generación exacto a cada sistema digital y producen cronometrando signos que se usan para sincronizar actividad del sistema. Encontrarse el reloj-signo severo que cronometra requisitos de los sistemas de hoy, TI ofrece a una serie de retraso de la propagación bajo y sesga, alto-entusiasta-fuera chóferes del reloj manejar sistemas del clocking alto rendimiento eficazmente diseñaron. Las funciones del reloj-driver especiales están disponibles en el ACL, ABT, y COMO tecnologías, así como 3 V y 5 V. Los drivers del reloj entran buffered (4341 función), flip-flop (4304 función), y phase-locked con llave loop-based (PLL 4586 función) los elementos.
· 74F
Fast Logic (Lógica rápida)
velocidad elemento, paseo alto, 5 V VCC,
74F lógica es una familia del general-propósito de lógica bipolar avanzada de gran velocidad. TI proporciona más de 60 funciones incluso las verjas, buffer/drivers, transrecibidores del autobús, flip-flop, latches, contadores, multiplexores, y demultiplexers en la 74F familia de la lógica.
· FB+/BTL
Backplane Transceiver Logic
velocidad alta, paseo alto, 5 V VCC,
Los FB serie dispositivos se usan para las aplicaciones del autobús de gran velocidad y son totalmente compatible con el IEEE 1194.1-1991 (BTL) y IEEE 896-1991 (Futurebus+) las normas. Estos transrecibidores están disponibles en 7 -, 8 -, 9 -, y 18-bit versiones con TTL y traducción de BTL en baje que 5-ns actuación. Otros rasgos incluyen paseo a a 100 MA y alfileres del prejuicio para las aplicaciones de la vivir-inserción.
· FIFO
First-In, First-Out Memories
TI ha extendido su producto de FIFO que ofrece de CMOS Avanzado (ACTO) y BiCMOS Avanzado (ABT) FIFOs. La FIFO producto familia incluye clocked que FIFOs unidireccional y bidireccional ofreció en 64 a 8K profundidades de memoria y 1-bit a 36-bit anchuras. Strobed que se ofrecen FIFOs unidireccionales y bidireccionales en 16 a 4K profundidades de memoria y 4-bit a 18-bit anchuras. Los FIFOs aplicación-específicos de TI se diseñan especialmente para el uso en telecomunicaciones, DSP, sistemas del internetworking, y alto-bandwidth computando. Estos dispositivos incluyen rasgos como paridad genere y verifique, retransmit, autobús emparejando, el byte cambalacheando, modo de desviación, y microprocesador-como la interface del mando. FIFOs aplicación-específico, además del Widebus de TI los productos de FIFO, oferta superficie-montaña espacio-salvadora que empaqueta y clases de la múltiple-velocidad para la facilidad de plan.
· GTL
Gunning-Transceiver-Logic Technology
La tecnología de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran velocidad, comunicaciones del punto-a-punto con dispersión de poder baja. TI les ofrece a GTL / TTL traductores unir con los subsistemas TTL-basado. Esto les permite a diseñadores usar las normas GTL-switching para los subsistemas velocidad-sensibles y usar a los traductores para unir con el resto del sistema. Los dispositivos de GTL tienen circuitería innovadora, como sostenimiento del bus en las entradas eliminar la necesidad por las resistencias externas para entradas flotantes que reducen poder costo, y tiempo del board-layout. Mando de edge-rate de rendimiento (OEC) se ofrece en los rendimientos para reducir interferencia electromagnética (EMI) causado por las frecuencias altas de GTL.
· HC/HCT
High-Speed CMOS Logic (Lógica de CMOS de gran velocidad)
velocidad baja, paseo bajo, 5 V VCC,
Para los requisitos de lógica de bajo-poder, TI ofrece a una familia llena de lógica de HC/HCT. Más de 100 tipos del dispositivo están disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers, contadores, multiplexores, transrecibidores, y los transrecibidores registrado. El HC familiar ofrece entradas CMOS-compatibles y los HCT familiar ofrece entradas TTL-compatibles.
· IEEE 1149.1 (JTAG)
Boundary-Scan Logic Devices
El IEEE 1149.1 (JTAG) boundary-scan la familia de la lógica de octal, Widebus, y examinar-apoyo funciones corporaciones circuitería que permiten estos dispositivos y los sistemas electrónicos en los que ellos se usan para ser probados sin confianza en técnicas sondeando tradicionales. Los dispositivos de lógica de Bus-interface están disponibles en BCT, ABT, y tecnologías de LVT, en 8 -, 18 -, y 20-bit opciones de los pulidores normales, pestillos, y transrecibidores. Las funciones de examinar-apoyo incluyen dispositivos por controlar el autobús de la prueba, realizando a-velocidad la comprobación funcional, y dividir el examine camino en los segmentos más pequeños, más manejables. Más de 40 dispositivos, compuestos de una selección ancha de BCT y octals de ABT, ABT y LVT Widebus, y cada uno de las funciones de examinar-apoyo, está disponible. El autobús-sostenimiento de LVTH y los rasgos de la resistencia serie-humedeciendo también están disponibles.
· LS
Low-Power Schottky Logic
velocidad baja, paseo bajo, 5 V VCC,
· LV
Low-Voltage CMOS Technology
velocidad baja, paseo bajo, 3.3 V VCC,
Los LV de TI que se diseñan CMOS tecnología productos especialmente a las partes para 3 V impulsan uso del suministro. La familia de LV entera también ha sido recaracterizada para operar a 5 V.. La familia de LV es 2 µm en un proceso CMOS que proporciona a 8 MA de paseo y propagación tarda de 18 máximo del ns, mientras teniendo un consumo de poder estático de sólo 20 µA para los dos la bus-interface y funciones de la verja.
· LVC
Low-Voltage CMOS Technology
velocidad elemento, los meduim manejan, 3.3 V VCC
Los LVC lógica productos de TI se diseñan especialmente para 3 V impulse suministros. La familia de LVC es una versión alto rendimiento con 0.8 µm CMOS procese tecnología, 24 MA el paseo actual, y 6.5 propagación de máximo de ns tarda para los funcionamientos del driver. Todos los dispositivos de LVC están disponibles con 5 V las entradas tolerantes y rendimientos.
· LVT
Low-Voltage BiCMOS Technology
velocidad alta, paseo alto, 3.3 V VCC,
Los especialmente diseñaron 3 V LVT los usos familiares la 0.8 µm BiCMOS-proceso tecnología para las funciones de la bus-interface. Como sus 5 V el colega de ABT, LVT puede proporcionar a a 64 MA de paseo, 4-ns propagación tarda, y además, consume menos de 100 µA de poder de reserva. Las entradas tienen el rasgo del bus-hold para eliminar las resistencias del pullup externas y I/Os que pueden manejar a a 7 V que les permiten actuar como 5-V/3-V traductores.
· LVTZ
Low-Voltage BiCMOS Technology
velocidad alta, paseo alto, 3.3 V VCC,
El LVTZ familiar ofrece todos los rasgos encontrados en la familia de LVT normal de TI. Además, LVTZ incorpora circuitería para proteger los dispositivos en aplicaciones de la live-insertion. El dispositivo sube al estado de powered-up durante poder y impulsa abajo que se llama impulsar-a 3 estado (PU3S).
· S
Schottky Logic (Lógica de Schottky)
velocidad baja, paseo bajo, 5 V VCC,
· SSTL
Series-Stub Terminated Logic
